Artikel-ID: 000075053 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.05.2015

Warum rx_pll_locked das Serial Digital Interface (SDI) II MegaCores gelegentlich umschalten?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Für HD-SDI- und 3G-SDI-Videostandards ist der CDR-Modus des Transceivers der "Lock to Data"-Modus (LTD).

Daher die rx_pll_locked Das Signal der Serial Digital Interface (SDI) II MegaCore® kann schwingen, wenn der Transceiver im HD-SDI- oder 3G-SDI-Standard korrekt an die eingehenden Daten gesperrt ist.

Für den SD-SDI-Videostandard ist der CDR-Modus jedoch der LtR-Modus (Lock to Reference Clock) rx_pll_locked Das Signal von SDI II MegaCore bleibt zu allen Zeiten gesperrt.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 15 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Stratix® V E
Cyclone® V SE SoC-FPGA

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.