Warum wirken sich Pins mit automatischem Öffnen und Öffnen nicht auf Intel Agilex 7 FPGA® Hard Processor System (HPS) aus?

Wenn Sie die Option "Automatische Open-Drain-Pins" für Intel Agilex® 7 FPGA Hard Processor System (HPS) I/Os im Zuweisungseditor festlegen, tritt die Zuweisung nicht auf die zugewiesenen I/Os in Kraft. Dies ist darauf zurückzuführen, dass Intel Agilex 7 FPGA HPS derzeit die Steuerung der Open-Drain-Einstellung für die I/O über den Zuweisungseditor nicht unterstützt.

Um die Open-Drain-Einstellung für Intel Agilex 7 FPGA HPS zu ermöglichen, müssen Sie die Parameter während der Instanziierung des HPS RTL ändern, und die Einstellung für open-drain muss in der HPS-IP eingerichtet werden. Die Problemumgehungsschritte für die Aktivierung der Open-Drain-Einstellung auf HPS I/Os lauten wie folgt:

1. Generieren Sie die HPS-IP.
2. Suchen Sie die erstellte *_interface_generator*.sv . Der typische Speicherort befindet sich im Verzeichnis /*/ip///intel_agilex_interface_generator_/agilex_hps_intel_agilex_interface_generator__.sv.
3. Suchen Sie nach der tennm_io_obuf Instanz im Zusammenhang mit der I/O, die Sie ändern möchten (alle I/Os haben einen obuf und html - nur der Obuf muss geändert werden).
4. Fügen Sie die Parametereinstellungen .open_drain_output ("true") der Instanz hinzu.
5. Führen Sie eine vollständige Neukompilierung Ihres Designs durch.

Das Folgende zeigt ein Beispiel dafür, was Sie in der .sv-Datei sehen würden (der fettgedruckte Teil muss hinzugefügt werden):

Kabel [0:0] gpio1_io4_out;

tennm_io_obuf #(.open_drain_output("true")) hps_gpio1_io4_obuf(

.i (gpio1_io4_out),

.o (gpio1_io4),

.oe(1'b1)

);

Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 21.3 behoben.