Artikel-ID: 000075024 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.05.2013

CPRI IP-Core-Varianten, die auf ein Stratix V-Gerät abzielen, erzielen keinen Zeitabschluss

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    CPRI IP-Core-Varianten, die auf einen Stratix V-Geräteausfall abzielen um den zeitlichen Abschluss mit den standardmäßigen Quartus II-Verfolger-Einstellungen zu erreichen. Insbesondere erleben sie, dass Zeitverstöße an der RAM-Eingabe gehalten werden Pfad.

    Lösung

    Führen Sie eine der Folgenden aus, um bessere Timing-Schließungsergebnisse zu erzielen Folgende Aktionen:

    • Zuweisungen hinzufügen set_min_delay zu Timing der Überlastung.
    • Probieren Sie verschiedene Quartus II Seeds aus.

    Dieses Problem wird in einer zukünftigen Version des CPRI MegaCore behoben Funktion.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.