Kritisches Problem
Beschreibung
Dieses Problem betrifft ALTMEMPHY-basierte DDR-, DDR2- und DDR3-Produkte.
Der Speichercontroller befolgt eine standardmäßige lokale Speicher-Adressierung Reihenfolge der Chip-Zeile-Bank-Spalte, während der Beispieltreiber folgt eine Bestellung der Chip-Bank-Row-Column. Der Speicherbus kann angezeigt werden Inkonsistente Speicheradressentransaktionen, da die Bestellung der Controller unterscheidet sich von der Bestellung des Beispieltreibers.
Lösung
Die Problemumgehung für dieses Problem besteht darin, einen lokalen Speicher zu wählen Adressreihenfolge der Chip-Bank-Zeile-Spalte in der Controller-GUI.
Dieses Problem wird nicht behoben.