Beschreibung
In einigen Fällen kann die IOPLL in Intel® Arria® 10 Geräten aufgrund der Race-Bedingungen beim Hochfahren entweder mit einer falschen Ausgabe-Taktfrequenz oder einem falschen Arbeitszyklus gestartet werden oder die Sperrung kann nicht erreicht werden, wenn die dynamische Neukonfiguration aktiviert ist.
Lösung
Um dies zu umgehen, fahren Sie den "mgmt_clk" des Eingangsports der IOPLL-Neukonfiguration Intel® FPGA IP Kerns vom Ausgabeport "Outclk" einer anderen IOPLL-Reconfig-Intel FPGA IP und synchronisieren Sie die mgmt_reset mit diesem Takt. Dadurch wird sichergestellt, dass die Taktfrequenz zur IOPLL-Neukonfiguration Intel FPGA IP Kern beim Hochfahren nicht umschalten kann und die IOPLL mit den richtigen Parametern hochfahren kann.