Artikel-ID: 000075008 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.08.2019

Warum schlägt das CvP-Update nach dem Zugriff auf die SDM-IPs in Intel® Stratix® 10 Geräten fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Altera® S10 Mailbox Client Core
  • Temperatursensor Intel® Stratix® 10 FPGA IP
  • Spannungssensor Intel® Stratix® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines bekannten Problems in Intel® Quartus® Prime Pro Edition Software Version 18.1 Update 1 und neuer, Ein CvP-Update (Configuration via Protocol) auf Intel Stratix® 10 Geräten kann ausfallen, wenn vor der nachfolgenden Kernkonfiguration entweder auf einen Intel Stratix 10 Temperatursensor / Intel Stratix 10 Spannungssensor / Chip-ID-Intel Stratix 10 FPGA IP-Kern / Stratix 10 Serial Flash Client Intel FPGA IP-Kern zugegriffen wird.

    Lösung

    Um dieses Problem zu umgehen, halten Sie entweder die SDM-IP nach dem Gerät für mindestens 1 Sekunde im Reset-Modus oder entfernen Sie die Instanz der SDM-IPs aus Ihrem Design.

     

    Zugehörige KDB anzeigen

    Warum schlägt die Neukonfiguration von Intel® Stratix® 10 Geräten bei Designs fehl, die eine Instanz einer der SDM-IPs enthalten?

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.