Kritisches Problem
Beschreibung
Die Stratix V Hard IP für PCI Express IP Core Protokolle Fertigstellung
Timeout-Fehler im Uncorrectable Error Status Register,
protokolliert die Fertigstellungstimeout-Fehler im erweiterten Fehler jedoch nicht
Berichterstattung (AER) Header Log Register oder First
Error Pointer Feld des Advanced Error Capabilities
and Control Registers gemäß Abschnitt 7.10.7 von
die PCI-Express-Basisspezifikation Rev. 3.0.
Lösung
Es ist keine Problemumgehung verfügbar.