Kritisches Problem
Die meisten Pfade, die Verletzungen anzeigen, befinden sich zwischen Signalen und sind daher falsche Timing-Pfade. Da es außerdem keine Beziehung zwischen der mgmt_clk_clk und refclk_clk gibt, stellen diese Timing-Verletzungen falsche Pfade dar. Um Timing-Fehler für diese falschen Pfade zu beseitigen, können Sie der Synopsis Design Constraints File (.sdc) die folgenden Anweisungen hinzufügen.
set_false_path -von [get_clocks refclk_clk] - zu [get_clocks mgmt_clk_clk]
set_false_path -von [get_clocks mgmt_clk_clk] zu [get_clocks refclk_clk]
set_false_path -von [get_clocks {*|alt_pma_0|alt_pma_sv_inst|sv_xcvr_generic_inst|channel_tx[0].duplex_pcs|ch[0].rx_pcs|clocktopld}] -zu [get_clocks mgmt_clk_clk]
Die Timing-Pfade in der mgmt_clk_clk Domain, im folgenden Code, sind keine falschen Pfade. Sie können diese Fehler oder andere Fehler, die sich im soften XAUI IP-Kern befinden, jedoch ignorieren.
1. Von Knoten oben:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|chnl_addr_reg[7]
; Zu Knoten ; top:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|analog_reconfig_readdata[2] ;
2. Vom Knoten ; top:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|chnl_addr_reg[7] ;
; Zu Knoten ; oben:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|analog_reconfig_readdata[3] ;
Schließlich könnte die soft-IP-Implementierung der XAUI PHY Haltezeitverstöße aufweisen, die auch sicher ignoriert werden können.
Es ist keine Problemumgehung erforderlich.