Artikel-ID: 000074971 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum könnte TimeQuest Timing Analyzer Setup-Verletzungen falsch melden?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung In der XAUI PHY Version 10.1 und früher könnte der TimeQuest Timing Analyzer während der Timing-Analyse einer soften XAUI PHY MegaCore-Funktion® Setup-Verletzungen innerhalb der mgmt_clk_clk Domain und zwischen dem gmt_clk_clk und einer anderen Takt-Domain melden. Der TimeQuest Timing Analyzer kann auch Zeitverstöße melden.

Betroffene Konfigurationen

Dieses Problem betrifft die soft IP-Implementierung des XAUI PHY IP-Kerns in Stratix® V-Geräten.

Lösungsstatus

Dieses Problem wurde in der XAUI PHY MegaCore Funktion Version 10.1 SP1 behoben.
Lösung

Die meisten Pfade, die Verletzungen anzeigen, befinden sich zwischen Signalen und sind daher falsche Timing-Pfade. Da es außerdem keine Beziehung zwischen der mgmt_clk_clk und refclk_clk gibt, stellen diese Timing-Verletzungen falsche Pfade dar. Um Timing-Fehler für diese falschen Pfade zu beseitigen, können Sie der Synopsis Design Constraints File (.sdc) die folgenden Anweisungen hinzufügen.

set_false_path -von [get_clocks refclk_clk] - zu [get_clocks mgmt_clk_clk]

set_false_path -von [get_clocks mgmt_clk_clk] zu [get_clocks refclk_clk]

set_false_path -von [get_clocks {*|alt_pma_0|alt_pma_sv_inst|sv_xcvr_generic_inst|channel_tx[0].duplex_pcs|ch[0].rx_pcs|clocktopld}] -zu [get_clocks mgmt_clk_clk]

Die Timing-Pfade in der mgmt_clk_clk Domain, im folgenden Code, sind keine falschen Pfade. Sie können diese Fehler oder andere Fehler, die sich im soften XAUI IP-Kern befinden, jedoch ignorieren.

1. Von Knoten oben:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|chnl_addr_reg[7]

; Zu Knoten ; top:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|analog_reconfig_readdata[2] ;

2. Vom Knoten ; top:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|chnl_addr_reg[7] ;

; Zu Knoten ; oben:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|analog_reconfig_readdata[3] ;

Schließlich könnte die soft-IP-Implementierung der XAUI PHY Haltezeitverstöße aufweisen, die auch sicher ignoriert werden können.

Es ist keine Problemumgehung erforderlich.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.