Artikel-ID: 000074949 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum erhalte ich die folgende Meldung: "Internal Error: Sub-system: VPR20K, File: 20k_arch/20k_route_timing.c, Line: 2434?"

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Dieser interne Fehler kann im Quartus angezeigt werden® II Software Version 1.0, wenn in Der Projekteinstellungen-Datei zwei Vorkommen der THIRD_PARTY_EDA_TOOLS Variable auftreten (.psf).

Zum Beispiel:

THIRD_PARTY_EDA_TOOLS(pci_top)
{
   EDA_TIMING_ANALYSIS_TOOL = "&ltNONE>";
   EDA_SIMULATION_TOOL = "MODELSIM (VERILOG HDL 
OUTPUT FROM QUARTUS)";
   EDA_DESIGN_ENTRY_SYNTHESIS_TOOL = SYNPLIFY;
}
THIRD_PARTY_EDA_TOOLS(sdram_sdr_ecc_pci_ioreg)
{
   EDA_DESIGN_ENTRY_SYNTHESIS_TOOL = SYNPLIFY;
}
Um diesen Fehler zu vermeiden, stellen Sie sicher, dass .psf Datei gibt die THIRD_PARTY_EDA_TOOLS Variable nur einmal. Dieses Problem wurde in der Quartus II Software Version 1.1 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.