In der Intel® Quartus® Prime Pro Edition Software Version 19.1 kann diese Fehlermeldung bei Designs angezeigt werden, die auf Intel Stratix® 10 Geräte abzielen, die eine oder mehrere Instanzen der LVDS SERDES-Intel FPGA IP umfassen. Dieser Fehler kann während der Ausführung der Stadien von", "Der Verfolger" oder "Timing Analyzer", gemeldet werden.
Um dieses Problem zu umgehen, stellen Sie sicher, dass der IOPLL-Intel FPGA IP vor dem LVDS-SERDES-Intel FPGA IP in der Registerkarte "IP-Komponenten" im Intel Quartus Project Navigator aufgeführt ist. Alternativ können Sie auch zu Zuweisungen > Einstellungen... wechseln, dann die Kategorie "Timing Analyzer" wählen und die Reihenfolge der IP-Dateien neu anordnen.
Sobald die Reihenfolge der IP-Dateien korrekt ist, installieren Sie den folgenden Patch für Ihr Betriebssystem:
- Laden Sie Intel® Quartus® Prime 19.1 Pro Edition Patch 0.19 für Windows herunter (.exe)
- Laden Sie Intel® Quartus® Prime 19.1 Pro Edition Patch 0.19 für Linux herunter (.run)
- Laden Sie die ReadMe-Datei für den Intel® Quartus® Prime 19.1 Pro Patch 0.19 herunter (.txt)
Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 19.2 behoben.