Artikel-ID: 000074937 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.09.2019

** Warnung: .. /ip_ad_lvds/altera_lvds_core14_181/sim/ip_ad_lvds_altera_lvds_core14_181_ibrwinq.sv(1): (vlog13233) Designeinheit "ip_ad_lvds_altera_lvds_core14_181_ibrwinq" gibt es bereits und wird überschrieben. Überschreiben einer VHDL-En...

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • I O
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 19.1 sehen Sie möglicherweise die folgende Warnung (wie unten gezeigt) in der ModelSim* GUI, wenn Sie Intel® Stratix® 10 LVDS SERDES IP verwenden:

    ** Warnung: .. /ip_ad_lvds/altera_lvds_core14_181/sim/ip_ad_lvds_altera_lvds_core14_181_ibrwinq.sv(1): (vlog13233) Designeinheit "ip_ad_lvds_altera_lvds_core14_181_ibrwinq" gibt es bereits und wird überschrieben. Überschreiben einer VHDL-Entität mit einem Verilog-Modul.

    Lösung

    Für dieses Problem gibt es keine Problemumgehung.

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.