Artikel-ID: 000074884 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.11.2017

Können GPIO-Pins an der I/O-Bank 1B platziert werden, wenn der ADC-Block für max. 10 Geräte aktiviert ist?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    Modularer dualer ADC-Kern Intel® FPGA IP
    Modularer ADC-Kern Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Ja, die GPIO-Pins können an der I/O-Bank 1B platziert werden, wenn Sie die kritische Warnmeldung (16248) für max®. 10 Geräte nicht erhalten. Die Quartus® Prime Software verwendet physikbasierte Regeln, um die Anzahl der in der I/O-Bank zulässigen I/O-BS 1B basierend auf der Laufwerksstärke des I/O zu definieren. Diese Regeln basieren auf Rauschberechnungen, um die Auswirkungen der I/O-Platzierung auf die ADC-Leistung genau zu analysieren. Die kritische Warnmeldung (16248) wird generiert, wenn das vom GPIO-Stift generierte Geräusch den Geräuschschwellenwert überschreitet.

Die physikalischen Regeln sind für die folgenden Geräte ab diesen Quartus® Prime Software-Versionen verfügbar:

• Von Quartus® Prime Software v14.1 — Max®. 10 10 M04, 10 M08, 10M40 und 10M50 Geräte.

• Von Quartus® Prime Software v15.0.1 — Max®. 10 10 M02, 10 M16 und 10M25 Geräte.

 

Vor der Implementierung physikbasierter Regeln verwendete Quartus® Prime Software die geometrischen Regeln, was bedeutete, dass die I/O-Bank 1B nicht als GPIO-Pins verwendet werden kann, wenn der ADC-Block aktiviert ist.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® MAX® 10 FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.