Artikel-ID: 000074879 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.10.2020

Warum sind die LVCMOS 3,3V- oder LVTTL-3,3V-I/O-Standards nicht im Intel® Quartus® Prime Pin Planner oder Assignment Editor für Intel® Stratix® 10 FPGAs 1SG040F35 und 1SX040F35 verfügbar?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software version 20.1 und früher sind die LVCMOS 3.3V oder LVTTL 3.3V I/O Standards nicht im Intel® Quartus® Prime Pin Planner oder Assignment Editor für Intel® Stratix® 10 FPGA Varianten 1SG040F35 und 1SX040F35 verfügbar.

    Lösung

    Wenden Sie als Problemumgehung den LVCMOS 3,0V oder LVTTL 3,0V I/O-Standard an und verbinden Sie den VCCIO mit 3,3V.

    Dieses Problem wird ab der Intel Quartus Prime Pro Edition Software Version 20.2 behoben. Sobald diese Lösung verfügbar ist, wird empfohlen, das Design mit der korrekten I/O-Standardeinstellung neu zu kompilieren, wenn Sie den oben genannten Arbeitskreis verwenden.

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.