Artikel-ID: 000074853 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 21.12.2019

Wie kann ich die ASMI-Intel FPGA IP mit internen und externen Speichermodellen simulieren, wenn ich die Intel® Arria® 10 und Intel Cyclone® 10 GX-Geräte verwende?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Generische Komponente
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Für den Anwendungsfall des internen Speichermodells unterstützen wir derzeit nur die Simulation des ASMI-Intel FPGA IP in Intel® Arria® 10 und Intel Cyclone® 10 GX-Geräten mit dem Flash-Modell für das serielle Konfigurationsgerät EPCQL1024.

    Führen Sie die Schritte im Abschnitt Auflösung durch, um die Simulation mit dem internen EPCQL-Modell durchzuführen (Hinweis: Diese Simulation wurde mit der Mentor Graphics* ModelSim* SE Simulationssoftware getestet).

    Lösung
    1. Erstellen Sie ein Simulationsmodell für ASMI-Block und setzen Sie den enable_sim Parameter auf true in File:
      <verzeichnis>/<ASMIIP-Name>/<altera_asmi_parallel_<quartus_version>>/<sim>/<ip_name>altera_asmi_parallel_<quartus_version>_<unique_ip_id>.v
    2. Erstellen Sie eine Testbench-Datei mit der Initialisierung des ASMI-Blocks, wie im folgenden Beispiel gezeigt:

    <ip_name>_altera_asmi_parallel_<quartus_version>_<unique_ip_id> Dut(

    .clkin (clkin),

    .fast_read (fast_read),fast_read.fast_read

    .rden (rden), 2, rden.rden

    .addr (addr), /addr.addr

    .read_status (read_status),read_status.read_status

    .write (schreiben), 2. Schreibvorgänge

    .datain (datain), mehr datain.datain

    .sector_protect (sector_protect),sector_protect.sector_protect

    .sector_erase (sector_erase),sector_erase.sector_erase

    .die_erase (die_erase),die_erase.die_erase

    .wren (Schraubenschlüssel), 2. Schraubenschlüssel

    .read_rdid (read_rdid),read_rdid.read_rdid

    .en4b_addr (en4b_addr),en4b_addr.en4b_addr

    .ex4b_addr (ex4b_addr),ex4b_addr.ex4b_addr

    .reset (reset), 2. reset.reset

    .sce (sce),

    .dataout (Dataout), 20055, dataout.dataout

    .busy (beschäftigt), 2.busy

    .data_valid (data_valid),data_valid.data_valid

    .status_out (status_out),status_out.status_out

    .illegal_write (illegal_write),illegal_write.illegal_write

    .illegal_erase (illegal_erase),illegal_erase.illegal_erase

    .read_address (read_address),read_address.read_address

    .rdid_out (rdid_out) – rdid_out.rdid_out

    );

    1. Simulation ausführen .

    Um mit einem externen Speichermodell zu simulieren, führen Sie die folgenden Schritte durch:

    1. Erstellen Sie ein Simulationsmodell für ASMI-Block und setzen Sie den enable_sim Parameter auf false in file:
      verzeichnis <SMI>/<ASMI>/<altera_asmi_parallel_<quartus_version>>/<sim>/<ip_name>altera_asmi_parallel_<quartus_version>_<unique_ip_id>.v
    2. Erstellen Sie eine Testbench-Datei mit der Initialisierung des ASMI-Blocks (wie im vorherigen Codebeispiel gezeigt):
    3. Erstellen eines Wrappers für externen Speicher
    4. Kompilieren Sie in einem Simulationsprojekt die folgenden Dateien für Ihren Arbeitsverzeichnis:
    • Flash-Simulationsmodell
    • Design-Wrapper asmi_sim_model
    • Testbench-Datei(en)
    1. Simulation ausführen .

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    เอฟพีจีเอ Intel® Cyclone® 10 GX
    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.