Artikel-ID: 000074820 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 02.12.2013

Wie soll ich die Taktfrequenzen auf der Triple-Speed Ethernet (TSE) MegaCore IP verbinden, wenn sie in Qsys implementiert werden?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Takt-
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wenn die TSE IP MAC in Qsys implementiert ist, sind die erforderlichen Taktverbindungen unten aufgeführt:

    Qsys-Name: Schnittstellenbeschreibung im Benutzerhandbuch
    control_port_clock_connection = Clk (Die MAC Control Interface Clock)
    transmit_clock_connection= ff_tx_clk (Die Avalon®-ST TX Taktfrequenz)
    receive_clock_connection = ff_rx_clk (Die Avalon-ST RX-Taktfrequenz)

    Aus Qsys cond ascii-Name exportiert:
    _pcs_mac_rx_clock_connection_clk : rx_clk (PHY-Schnittstelle RX Clock)
    _pcs_mac_tx_clock_connection_clk : tx_clk (PHY-Schnittstelle TX-Takt)

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.