Artikel-ID: 000074818 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 06.01.2016

Kann ich unter NCSim eine VHDL-Simulation für meinen Root-Port-Avalon-MM-Design ausführen?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wenn Sie versuchen, den automatisch generierten PCI Express Hard® IP Root Port VHDL Testbench mit NCSim zu kompilieren, können Sie Fehler wie die folgenden sehen:

    ncvhdl_p: *E,EXPTYP (./.. pcie_tb/Simulation/pcie_tb.vhd,1459|10):

    ncelab: *F, EVNMRA: die angegebene Entität \'WORK. PCIE_TB\" verfügt über keine Architektur

    Lösung

    VHDL-Simulation wird für Root-Port-Varianten unter NCSim nicht unterstützt.

    Dies ist nicht geplant, um in einer zukünftigen Quartus-Softwareversion® behoben zu werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 12 Produkte

    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    Cyclone® V SE SoC-FPGA
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Arria® V GZ
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise