Wenn Sie versuchen, die automatisch generierte PCI® Express Hard IP Root Port VHDL Testbench mit NCSim zu kompilieren, werden möglicherweise Fehler wie die folgenden angezeigt:
ncvhdl_p: *E,EXPTYP (./.. pcie_tb/simulation/pcie_tb.vhd,1459|10):
ncelab: *F,EVNMRA: die spezifizierte Entität \'WORK. PCIE_TB\' hat keine Architektur
Die VHDL-Simulation wird für Root-Port-Varianten unter NCSim nicht unterstützt.
Es ist nicht geplant, dass dies in einer zukünftigen Quartus-Softwareversion® behoben wird.