Beschreibung
Wenn Sie versuchen, den automatisch generierten PCI Express Hard® IP Root Port VHDL Testbench mit NCSim zu kompilieren, können Sie Fehler wie die folgenden sehen:
ncvhdl_p: *E,EXPTYP (./.. pcie_tb/Simulation/pcie_tb.vhd,1459|10):
ncelab: *F, EVNMRA: die angegebene Entität \'WORK. PCIE_TB\" verfügt über keine Architektur
Lösung
VHDL-Simulation wird für Root-Port-Varianten unter NCSim nicht unterstützt.
Dies ist nicht geplant, um in einer zukünftigen Quartus-Softwareversion® behoben zu werden.