Kritisches Problem
Beschreibung
DSP Builder generiert illegale VHDL, wenn Sie Expose aktivieren Bus-Ports-Option auf einem ASCII-Block, der ausschließlich Schreibzugriffe verwendet.
Die generierte VHDL-Entitätserklärung für den BLOCKCHAIN-Block hat Bus-Eingangsanschlüsse, aber keine Busausgangsanschlüsse; die entsprechende VHDL die Komponentendeklaration sowohl Bus-Input- als auch Bus-Output-Ports hat. Das Der Simulink-Block zeigt auch (fälschlicherweise) Bus-Ausgabeports an.
Lösung
Um dieses Problem zu umgehen, verwenden Sie Lese-/Schreib-Antworten auf der BLOCK VON "THERS".
Dieses Problem wurde in DSP Builder v12.1 behoben.