Beschreibung
Aufgrund eines Problems in den Quartus® II Softwareversionen 14.1 Update 1 und früher kann dieser Fehler beim Kompilieren eines Intel® Arria® 10 FPGA-Designs, das eine Hard IP for PCI Express (PCIe) enthält, bei der die Logik zwischen der nPERST-Pin und der Hard IP for PCI Express (PCIe) Intel FPGA IP Kern platziert wird, angezeigt werden.
Lösung
Entfernen Sie jegliche Logik, die zwischen dem nPERST-Pin und der Hard IP for PCI Express (PCIe) Intel FPGA IP Kern platziert wird, da dies nicht unterstützt wird.
Diese Fehlermeldung wird voraussichtlich in der Quartus® II Software v15.01 verbessert.