Artikel-ID: 000074688 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 01.12.2017

Warnung (332174): Filter ignoriert bei outlvds_altera_lvds_core20_161_uedfafy.sdc(120)

Umgebung

  • LVDS SERDES Intel® FPGA IP
  • IOPLL Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Diese Warnmeldung kann in der Quartus® Prime Software angezeigt werden, wenn ein externes PLL mit mehreren Altera® LVDS SERDES-Instanziierungen implementiert wird, die dieselbe lvds_clk teilen und in Arria® 10 Geräten geladen werden.

    Lösung

    Um diese Warnung zu umgehen, erstellen Sie in der Altera IOPLL IP ein Paar lvds_clk und laden Sie diese für jede Instanziierung.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.