Bei Intel® Arria® 10- und Intel® Cyclone® 10-GX-Geräten können Sie bei der Verwendung von LVDS SERDES-Intel FPGA IP mit externer PLL-Konfiguration in Intel® Quartus® Prime Pro Edition Software den folgenden Fehler während der Zeitanalyse finden und gleichzeitig "Report RSKM" ausführen.
Tcl error: ERROR: Argument ist eine Sammlung mit mehr als einem Objekt. Geben Sie eine Sammlung mit einem Objekt an. während der Ausführung von "get_clock_info -period get_clocks [index $fclk_setting_name 0]]
Um diesen Fehler zu vermeiden, fügen Sie den folgenden Befehl in der sdc-Datei hinzu.
derive_pll_clocks –create_base_clocks