Artikel-ID: 000074684 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 24.04.2020

Tcl-Fehler: ERROR: Argument <clk_object> ist eine Sammlung mit mehr als einem Objekt. Geben Sie eine Sammlung mit einem Objekt an. während der Ausführung von "get_clock_info -period [get_clocks [$fclk_setting_name 0]]</clk_object>

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Bei Intel® Arria® 10- und Intel® Cyclone® 10-GX-Geräten können Sie bei der Verwendung von LVDS SERDES-Intel FPGA IP mit externer PLL-Konfiguration in Intel® Quartus® Prime Pro Edition Software den folgenden Fehler während der Zeitanalyse finden und gleichzeitig "Report RSKM" ausführen.

Tcl error: ERROR: Argument ist eine Sammlung mit mehr als einem Objekt. Geben Sie eine Sammlung mit einem Objekt an. während der Ausführung von "get_clock_info -period get_clocks [index $fclk_setting_name 0]]

Lösung

Um diesen Fehler zu vermeiden, fügen Sie den folgenden Befehl in der sdc-Datei hinzu.

derive_pll_clocks –create_base_clocks

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs
เอฟพีจีเอ Intel® Cyclone® 10 GX

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.