Artikel-ID: 000074661 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.06.2014

Verilog- und VHDL-Simulationsfehler in Venen-PRO: "# ALOG: Error: VCP2120(Fehler in ITF-Datei für Einheit..."

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    Simulation
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Beim Kompilieren von Verilog- und VHDL-Simulationsskripten in den A mittlere Verifizierungsplattform von A mittleren®™ 1000 SSDs Es tritt ein Fehler auf:

# ALOG: Error: VCP2120 Syntax error in ITF file for unit 'sv_xcvr_pipe_native' in library 'altera_xcvr_pipe_0'. Please contact Aldec Support

Bitte beachten Sie, dass es sich bei diesem Problem um einen Simulationsfehler handelt und ist nicht auf den Altera® Transceiver-PHY-IP-Kern beschränkt.

Lösung

Dieses Problem wurde in der Quartus® II Softwareversion behoben 13.1 und A ab 2013.6.

Um dieses Problem in früheren Softwareversionen zu beheben, kompilieren Sie alle IP-Simulationsdateien (nicht Quartus II Softwaredateien) mit einem einzigen vlog Befehl.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.