Artikel-ID: 000074654 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 11.12.2015

Fehler (14566): Aufgrund von Konflikten mit bestehenden Beschränkungen konnten 1 Peripheriekomponente(en) nicht platziert werden

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Dieser Fehler kann im Quartus angezeigt werden® Erstklassige Software für Ihre Arria® V oder Cyclone® V-basiertes Design, wenn Sie eine fPLL und einen weiteren Benutzer fahren Logik aus dem gleichen Referenz-Taktstift.

 

 

Lösung

Um diesen Fehler zu vermeiden, fügen Sie eine Clock-Control-Block-Megafunktion (ALTCLKCTRL) zwischen dem Referenz-Taktstift und sowohl der fPLL als auch der Benutzerlogik ein.

Weitere Informationen zum Einsatz dieser IP finden Sie im Benutzerhandbuch für Clock Control Block (ALTCLKCTRL) Megafunction (PDF)

 

 

 

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 11 Produkte

Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GT
Arria® V ST SoC-FPGA
เอฟพีจีเอ Cyclone® V E
Cyclone® V SE SoC-FPGA
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GZ

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.