Der Paraller Flash Loader II Intel® FPGA IP (PFLII IP) überprüft zunächst, ob die CONF_DONE niedrig ist. Wenn die IP-Adresse bereits hoch ist, wird die Konfiguration nicht fortgesetzt. Aus diesem Grund kann die PFLII IP Intel® Stratix® 10 Geräten nicht konfiguriert werden.
Überprüfen Sie, ob CONF_DONE hochgefahren wird, da CONF_DONE und INIT_DONE nicht mehr bis zu VCCIO_SDM hochgefahren werden müssen.
Beachten Sie, dass SDMIO_0 und SDM_16 anfänglich heruntergefahren werden. Daher kann ein Zwischenspannungspegel durch Pull-up und internen Pulldown-Resister einen Konfigurationsfehler verursachen, wenn die PFLII-IP verwendet wird.
PFLII IP-Monitore CONF_DONE Signal niedrig als Startzustand des Betriebs. Diese Anforderung wurde für Intel® Stratix® 10 Geräte geändert.