Artikel-ID: 000074628 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.03.2019

Warum kann der Parallel Flash Loader II nicht Intel® Stratix® 10 Geräte Intel® FPGA IP konfigurieren?

Umgebung

  • Intel® Quartus® Prime Design Software
  • MicroBlaster™ schneller passiver paralleler Software-Treiber
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Der Paraller Flash Loader II Intel® FPGA IP (PFLII IP) überprüft zunächst, ob die CONF_DONE niedrig ist. Wenn die IP-Adresse bereits hoch ist, wird die Konfiguration nicht fortgesetzt. Aus diesem Grund kann die PFLII IP Intel® Stratix® 10 Geräten nicht konfiguriert werden.

    Lösung

    Überprüfen Sie, ob CONF_DONE hochgefahren wird, da CONF_DONE und INIT_DONE nicht mehr bis zu VCCIO_SDM hochgefahren werden müssen.

    Beachten Sie, dass SDMIO_0 und SDM_16 anfänglich heruntergefahren werden. Daher kann ein Zwischenspannungspegel durch Pull-up und internen Pulldown-Resister einen Konfigurationsfehler verursachen, wenn die PFLII-IP verwendet wird.

    PFLII IP-Monitore CONF_DONE Signal niedrig als Startzustand des Betriebs. Diese Anforderung wurde für Intel® Stratix® 10 Geräte geändert.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.