Artikel-ID: 000074627 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 22.09.2017

Warnung: CrC in Echtzeit ERROR_CHECK_FREQUENCY_DIVISOR Wert (1) im Design stimmt nicht mit dem Wert (*) in der Datei mit den Quartus® II Softwareeinstellungen überein

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Erweiterte SEU-Erkennung Intel® FPGA IP
  • CRC Fehler überprüfen Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Diese Warnung wird angezeigt, wenn der im Functional Safety Data Pack (FSDP) enthaltene SEU Diagnostic IP-Kern in den Stratix® III, Cyclone® IV E und Cyclone® IV GX FPGA Designs verwendet wird, wobei der Error Check Frequency Divisor auf einen anderen Wert als 1 gesetzt ist.

    Betroffene Quartus® II Softwareversionen sind 11.0 SP1 und 14.1SP1.

    Die Quartus II Software meldet dies als Warnung, da der in den Geräte- und Pin-Optionen festgelegte zyklische Redundanzüberprüfungsparameter (CRC) nicht mit dem CRCBLOCK innerhalb des IP-Kerns verbunden ist. Daher ist die SEU Diagnostic IP auf einen Wert von 1 für den Divisor eingestellt.

    Lösung

    Bei der Instanziierung des SEU Diagnostic IP-Kerns mit HDL-Dateien gehen Sie zu dip_seu_check.v und ersetzen Sie die unten genannten Zeilen durch aktualisierten Code für die Quartus® II Softwareversionen 11.0 SP1 bzw. 14.1 SP1.

    Wenn Sie den SEU Diagnostic IP-Kern aus dem Platform Designer instanziieren, aktualisieren Sie den Code wie unten erwähnt und stellen Sie sicher, dass die IP während der Kompilierung nicht wiederhergestellt wird, sodass der Quellcode nicht in den ursprünglichen Zustand zurückgesetzt wird.

    Für Quartus® II Software Version 11.0 SP1
    LeitungsnummerBestehender CodeErsetzen durch
    Zeile 183stratix_crcblock Crcblock (stratix_crcblock Anzahl (.oscillator_divider (*) ) Crcblock (
    Zeile 193stratixiii_crcblock Crcblock (stratixiii_crcblock Anzahl (.oscillator_divider (*) ) Crcblock (
    Für Quartus® II Sofware Version 14.1 SP1
    Zeile 210cycloneive_crcblock Crcblock (cycloneive_crcblock Anzahl (.oscillator_divider (error_check_frequency_divisor) ) Crcblock (
    Zeile 220cycloneiv_crcblock Crcblock (cycloneive_crcblock Anzahl (.oscillator_divider (error_check_frequency_divisor) ) Crcblock (

     

    * bezeichnet alle gesetzlich zulässigen CRC-Fehlerüberprüfungsfrequenz-Divisorwerte, die von der jeweiligen Produktreihe unterstützt und im Benutzerhandbuch angegeben werden.

    Dies wird in einer zukünftigen Version von Intel® Quartus® Prime Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Cyclone® IV FPGAs
    เอฟพีจีเอ Cyclone® IV E
    เอฟพีจีเอ Cyclone® IV GX
    Stratix® III FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.