Artikel-ID: 000074596 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 15.10.2014

Fehler (10232): Verilog HDL-Fehler bei bitec_dp_rx_ss_audio.v(420): Index 64 kann nicht außerhalb des angegebenen Bereichs [63:0] für Vektor "fifo_data_x2chan_mux" fallen

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    DisplayPort* Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Aufgrund eines Problems in der Quartus® II Softwareversion 14.0 sehen Sie diesen Fehler möglicherweise beim Kompilieren eines Designs, das die DisplayPort-IP enthält, bei der mehr als 2 Audio-Empfangskanäle aktiviert sind.
Lösung

Um dieses Problem in der Quartus® II Softwareversion 14.0 zu beheben, ersetzen Sie die bestehende Datei <IP-Variation name>/bitec_dp/rx/ss/bitec_dp_rx_ss_audio.v durch die angehängte Version dieser Datei.

bitec_dp_rx_ss_audio.v

Dieses Problem wurde ab version 14.1 der Quartus® II Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Cyclone® V FPGAs und SoC FPGAs
Arria® V FPGAs und SoC FPGAs
Stratix® V FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.