Artikel-ID: 000074586 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum muss ich die PLL-Eingabe an einen dedizierten Takteingangsstift für das AltMEMPHY-basierte Speichercontrollerdesign anschließen?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Um das Jittern des Ausgangstakts zu minimieren, darf der Referenz-Eingabe-Taktstift zur ALTMEMPHY PLL nicht über globale oder regionale Taktnetzwerke durch den Kern geleitet werden.

 

Das Referenz-Eingangs-Taktsignal an die PLL muss von dem dedizierten Takteingangsstift betrieben werden, der sich neben der PLL befindet, oder vom Taktausgangssignal der angrenzenden PLL.

 

Input- und Output-Verzögerungen werden nur dann vollständig kompensiert, wenn die dedizierten Clock-Eingabestifte, die mit diesem spezifischen PLL verbunden sind, als Taktquelle verwendet werden.

 

Wenn die Taktquelle für das PLL kein dedizierter Taktstift für diese spezifische PLL ist, ist der Schwankungsbedarf erhöht, der Zeitablauf beeinträchtigt und das Design erfordert möglicherweise eine zusätzliche globale oder regionale Taktfrequenz.

 

Daher wird ein dedizierter PLL-Eingabe-Taktstift stark für die Taktquelle für ALTMEMPHY PLL empfohlen.

 

Wenn der Referenztakt von einer anderen PLL kaskadiert wird, muss diese Upstream-PLL im Modus "Kein Kompensation" und " Geringe Bandbreite " konfiguriert werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® III FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.