Artikel-ID: 000074556 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.01.2014

Warum wird die Hard IP für PCI Express in der Simulation von Gen3 x8 auf Gen3 x1 heruntertrainieren?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus II Softwareversion 12.1 und früher, ist die Stratix V Hard IP for PCI Express Testbench-Downtrains von Gen3 x8 bis Gen3 x1.

Dieses Problem betrifft nur die Simulation und verursacht keine Hardwareprobleme.

Lösung

Um dieses Problem zu umgehen, aktualisieren Sie auf Software v12.1SP1 oder neuer.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Arria® V GZ
Stratix® V FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.