Die folgenden zwei Bedingungen können dazu führen, dass der SOPC Builder (SOPCB) den Benutzer-Burst-Zugriff in einzelne DWORD-Zugriffe auf dem PCIe-Bus® unterbricht.
1. Wenn die Datenpfadbreite des Benutzerdesigns nicht mit der Avalon®-MM-Breite des PCIe-Kerns übereinstimmt, fügt SOPCB automatisch Adapter ein, um sie anzupassen. Infolgedessen wird der Burst-Zugriff des Benutzers in mehrere Dword-Zugriffe aufgeteilt.
2. Wenn die Anwendungsebene nicht so konfiguriert ist, dass pcie_core_clk verwendet wird, die vom PCIe-Kern generiert wurden,
SOPCB fügt Die Logik des "Platzens" ein, um den aktuellen Burst-Zugriff auf einzelne DWORD-Zugriffe zu durchbrechen.
Um dieses Problem zu beheben, muss die Benutzerlogik die folgenden Anforderungen implementieren:
1. Die Datenwegbreite der Anwendung ist mit der Avalon-MM-Breite des PCIe-Kerns identisch.
2. Alle Benutzeruhren sind mit pcie_core_clk verbunden.
3. "Use PCIe core clock" (PCIe-Core-Takt verwenden) ist in "Avalon Clock Domain" unter der Registerkarte "Avalon" in der PCIe-GUI ausgewählt.