Artikel-ID: 000074530 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 08.12.2017

Fehler: RST_N Port an der PLL ist nicht korrekt an der Instanz angeschlossen

Umgebung

  • Intel® Quartus® Prime Standard Edition
  • Intel® Quartus® Prime Pro Edition
  • IOPLL Intel® FPGA IP
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Beim Kompilieren Intel® Quartus® Prime Software kann dieser Fehler in der Synthesestufe angezeigt werden, wenn eine IOPLL-Instanz in einem Intel Arria® 10 oder Stratix® 10-Design nicht mit einem gültigen Reset-Signal verbunden ist.

     

    Lösung

    Der Reset-Port der IOPLL muss entweder von einem externen Eingabestift oder einer intern generierten Logik angetrieben werden, damit die IOPLL zurückgesetzt werden kann, wenn sie die Sperre verliert.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs
    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.