Artikel-ID: 000074517 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.12.2016

AXI-Kanal-Deadlocks, die durch nicht leitungsgebundene Verbindungen verursacht werden

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Wenn Sie ein Qsys AXI-Interconnect haben, das direkt einen anderen Qsys AXI steuert Verbindungen ohne Pipeline-Phasen dazwischen, es kann zu einer Deadlock-Verbindung kommen den Schreib-Adresskanal und den Schreibdatenkanal. Dies kann auftreten, wenn das AXI Brücken zwischen separaten Verbindungen sind nicht rohrgebunden.

    Lösung

    Fügen Sie eine pipelined AXI-Bridge zwischen den Interconnect-Modulen ein.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.