Artikel-ID: 000074505 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.10.2019

Warum schlägt eine dynamische Neukonfiguration fehl, wenn im Core-Modus konfigurierte Intel® Stratix 10 fPLL FPGA IP verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in Intel® Quartus® Prime Pro Edition Software Version 19.3 und früher, sehen Sie bei der Konfiguration des Intel Stratix® 10 fPLL FPGA FPGA IP im Core-Modus die Registerkarte Dynamic Reconfiguration (Dynamische Neukonfiguration) im IP-Editor, wenn Sie ein gerät mit einer Intel Stratix 10-fPLL-FPGA-IP konfigurieren.

    Die dynamische Neukonfigurationsfunktion wird für die Intel Stratix 10 fPLL FPGA IP bei der Konfiguration im Core-Modus jedoch nicht unterstützt.

    Lösung

    Wenn die dynamische Neukonfigurationsfunktion von Ihrem Design erforderlich ist, konfigurieren Sie ggf. nicht die Intel® Stratix® 10 fPLL FPGA IP.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.