Artikel-ID: 000074492 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 06.05.2016

Unterstützt die Hard IP für PCI Express für die Avalon-MM-Schnittstelle mit DMA die Fertigstellung von Bestellungen?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    DMA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Wenn die Hard IP für PCI Express® DMA-Modul out-of-order-Vervollständigungen empfängt, kann die DMA in bestimmten Fällen das Deskriptor-Completion-Signal zu früh markieren, bevor alle ausstehenden Transaktionen abgeschlossen werden.
Lösung Dieses Problem wird in einer zukünftigen Version der Quartus® II Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GX

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.