Diese Fehlermeldung kann angezeigt werden, wenn Sie Ihr Eingangs-Taktsignal einer dedizierten Clock-Pin-Position zuweisen und dieser Taktfrequenz eine globale Clock (GCLK) zuweisen.
Wenn das Routing vom Eingabe-Clock-Pin zur PLL nicht dedizierte ist und das GCLK-Netzwerk verwendet, müssen Sie die AltCLKCTRL Mega-Funktion zwischen dem Eingabe-Taktstift und dem PLL in Ihrem Design hinzufügen, um eine erfolgreiche Passform zu erzielen.
Die Fehlermeldung wird erwartet, da die Verwendung von nicht dediziertem Routing von einem Eingabe-Taktstift zu einem PLL nicht empfohlen wird. Der Grund dafür ist, dass dies Schwankungen einführen könnte, und TimeQuest liefert keine genaue Kompensationsverzögerungszahl.
Dieses Problem wurde in Intel® Quartus® Softwareversion 13.1 behoben