Kritisches Problem
Beschreibung
Wenn Sie ein VHDL-Simulationsmodell für eine Cyclone V Hard IP for PCI Express IP generieren Variation des Core Gen2 x4 Endpunkts, mit der Sie Ihren IP-Kern nicht erfolgreich simulieren können der ModelSim-Altera-Simulator.
Lösung
Dieses Problem hat keine Problemumgehung. Dazu müssen Sie ein Verilog HDL-Simulationsmodell verwenden Variation der IP-Kerne oder Simulation mit einem anderen Simulationstool.