Artikel-ID: 000074473 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 24.07.2015

MGL_INTERNAL_ERROR: Port-Objekt altpll_avalon|altpll inst sd1|phasecounterselect of width 3 wird dem Port altpll_avalon|w_phasectrsel der Breite 4 zugewiesen, was illegal ist, da die Portbreiten nicht übereinstimmen und auch nicht mehrere s...

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II Softwareversion 15.0 und früher wird dieser Fehler angezeigt, wenn im Plattform-Designer eine ALTPLL mit aktivierter Dynamic-Phase-Stepping-Funktion für ein Intel® MAX® 10 Gerät generiert wird.

    Lösung

    Wenn Sie Dynamic Phase Stepping verwenden, implementieren Sie altPLL außerhalb des Platform Designers, um zu vermeiden, dass dieser Fehler auftritt.

    Dieses Problem wurde in der Quartus II Software v14.0 behoben

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® MAX® 10 FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.