Artikel-ID: 000074443 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.04.2019

Was ist die maximale FIFO-Tiefe für die Befehle fifo, Antwort-FIFO und dringendes FIFO im Postfachclient Intel® Stratix® 10 FPGA IP?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Altera® S10 Mailbox Client Core
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Vor Intel® Quartus® Prime Pro Edition Software-Release-Version v19.1 lag der Bereich zwischen 1 und 2048.


    Ab Intel® Quartus® Prime Pro Edition Software-Release-Version v19.1 liegt der Bereich zwischen 1 und 1024.

    Lösung

    Benutzer müssen die FIFO-Tiefe manuell von 1 bis 1024 anpassen, wenn sie das Design auf Intel® Quartus® Prime Pro Edition-Softwareversion v19.1 migrieren.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.