Artikel-ID: 000074442 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 06.02.2019

Warum schlägt die Active Serial (AS)-Konfiguration von einem Macronix MX25L-Gerät in Stratix® V-, Arria® V- und Cyclone® V-Geräten fehl, wenn die AS-Programmierung verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Software Version 18.1 schlägt die Active Serial (AS)-Konfiguration von einem Macronix MX25L-Gerät bei Stratix® V-, Arria® V- und Cyclone® V-Geräten bei der Programmierung des MX25L-Geräts unter Verwendung der AS-Programmierung mit einer Programmierobjektdatei (.pof) für den AS x4-Modus fehl.

    Dies ist ein bekanntes Problem, das im folgenden Wissensartikel erwähnt wird:

    Warum schlägt die aktive serielle Konfiguration (AS) im Gerät Intel® Stratix® V, Intel® Arria® V und Intel® Cyclone® V fehl, wenn ein Macronix MX25L- oder Cypress S25FL-S-Gerät mit einer 256-Mbit- oder einer größeren Dichte für das Konfigurationsgerät verwendet wird?

    Patch 0.05std für Intel Quartus Prime Standard Edition Software Version 18.1 für das oben erwähnte Problem ist zwar im folgenden Wissensdatenbank-Artikel verfügbar, verbessert das Problem jedoch nicht bei der Programmierung eines MX25L-Geräts mit einem .pof für den AS x4-Modus:

    Warum werden die Cypress* Flash-Geräte S25FL256 und S25FL512 nicht mit Intel® Quartus® Prime Standard Edition Softwareversion 18.1 programmiert, wenn Intel® Cyclone® 10 LP- oder ältere Geräte verwendet werden?

    Lösung

    Programmieren Sie ein Macronix MX25L Gerät mit JIC-Programmierung mit einer JTAG indirekten Konfigurationsdatei (.jic) mit Intel® Quartus® Prime Standard Edition Software Version 18.1 mit Patch 0.05std.

    Dieses Problem wird ab der Intel® Quartus® Prime Standard Edition Software Version 19.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    Stratix® V FPGAs
    Cyclone® V FPGAs und SoC FPGAs
    Arria® V FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.