Artikel-ID: 000074441 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.06.2020

Warum funktioniert der Intel® FPGA IP nicht korrekt, wenn er mit einem Rücksetzgerät verbunden ist?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Mailbox Client Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    In Intel® Quartus® Prime Pro Edition Softwareversionen 19.4 und früher stellen Sie möglicherweise fest, dass der "Port"-Client-Intel FPGA IP nicht korrekt funktioniert, wenn er mit einem Reset-System verbunden ist, einschließlich der Ausgabe der Reset Release Intel® FPGA IP, wenn Intel® Stratix® 10 Geräte verwendet werden.

    Lösung

    Um dies zu umgehen, sollte ein Reset-Synchronizer mit dem Intel FPGA IP für den Client verwendet werden. Dies kann mit der Reset Bridge IP, die im Platform Designer verfügbar ist, implementiert werden. Dieses Problem wird ab Intel Quartus Prime Pro Edition Softwareversion 20.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.