Aufgrund eines Problems in den Quartus® II Softwareversionen 10.0 bis 10.1 SP1 dreht sich das tx_outclock Signal, das von der ALTLVDS_TX Megafunktion generiert wird, nicht um, wenn ein Serialisierungsfaktor von 3 verwendet wird. Stattdessen bleibt das tx_outclock-Signal bei 0. Der in diesen Versionen generierte SERDES-Block erstellt fälschlicherweise das tx_outclock Signal. Deaktivieren Sie den tx_outclock Port in der ALTLVDS_TX Megafunktion, wenn Sie den Serialisierungsfaktor 3 verwenden.
Um dieses Problem zu umgehen, generieren Sie einen Ausgabe-Takt, indem Sie eine zweite ALTLVDS_TX-Megafunktion mit einer Kanalbreite von 1 und einen Deserialisierungsfaktor von 3 erstellen. Sie können die Dateneingabe-Ports fest an 1 und 0 verdrahten, um einen Ausgabe-Takt zu erstellen. Verbinden Sie das tx_inclock- und optionale Reset-Signal mit den gleichen Signalen, die für die bestehende ALTLVDS_TX-Megafunktion in Ihrem Design verwendet werden. Die Quartus II Software kann für jede ALTLVDS_TX Megafunktion den gleichen PLL verwenden, wenn derselbe tx_inclock und Reset-Signale verwendet werden. Sie müssen shared PLL(s) für Empfänger und Transmitter in beiden Megafunktionen verwenden aktivieren. Bei einem Serialisierungsfaktor von 3 sollten Sie tx_in[0] und tx_in[2] auf 1 setzen und tx_in[1] auf 0 setzen.
Dieses Problem wurde ab der Quartus II Softwareversion 11.0 behoben.