Artikel-ID: 000074416 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.10.2017

Warum sehe ich bei Verwendung der Arria 10-SEU-IP eine Zeitabmahnung im Zusammenhang mit alt_fi_reserved_intosc?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Erweiterte SEU-Erkennung Intel® FPGA IP
    Fehlermeldungs-Registerentlader Intel® FPGA IP
    CRC Fehler überprüfen Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn Sie die Fehlermeldungsregister-,Fehlerinjektions- und Altera Advanced SEU-Erkennungs-IP mit Arria 10 Geräten verwenden, erhalten Sie möglicherweise eine nicht trainierte Uhr mit dem Namen "alt_fi_reserved_intosc".

Während Arria 10 EMR- und Fault-Injection-IP verwendet, wobei das CLK-Signal in EMR-Technik von der Intocs-Ausgabe der Fehlerinjektions-IP stammt. In diesem Fall hat DIE EMR-Ip die .sdc-Datei nicht korrekt generiert, um eine Timing-Einschränkung zu erzielen.

Der Hauptgrund für diese Warnung ist, dass die Zustandsmaschine in EMR-Schutz-IP nicht korrekt als Takt eingeschränkt ist.

 

Lösung

2. Beschränken Sie dann die Zustandsmaschine wie folgt:

create_generated_clock -name emr_unloader_STATE_CLOCKHIGH -source [get_nets {}] [get_keepers {*altera_emr_unloader:emr_unloader_component|current_state. STATE_CLOCKHIGH}]

    – Hier kann der Clock-Name basierend auf Ihrem Design geändert werden und ist mit Schritt 1 identisch.

    - Im Allgemeinen wird der Name get_keepers wie oben angezeigt, wir empfehlen auch, dies in TimeQuest zu überprüfen.

Um dieses Problem zu beheben, ändern Sie die .sdc-Datei, um die Beschränkungsanforderung für intosc zu erfüllen, wie unten gezeigt:

1. Ändern Sie die create_clock auf:

create_clock -period "50 MHz" -name intosc [get_nets {}]

- Da intosc durch internes Signal erzeugt wird, ist get_nets erforderlich, um den Signalknoten von intosc einzuschränken.

        - Zu Ihrer Referenz wird der for intosc im Allgemeinen als {*|alt_fault_injection_component|alt_fi_inst|intosc}

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.