Artikel-ID: 000074414 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 24.09.2017

Warum bleibt das SCFIFO-almost_empty-Signal hoch, während das verwendete System größer als almost_empty Schwellenwert ist?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems im SCFIFO bleibt das almost_empty Signal "hoch", selbst wenn genügend Daten in SCFIFO geschrieben werden.

Dieses Problem tritt nur auf, wenn sowohl der "Show-ahead mode" verwendet wird als auch almost_empty Schwellenwert auf "2" gesetzt ist.

Lösung

Um dieses Problem zu beheben, führen Sie eine der folgenden Aktionen durch:

  • Einstellen des normalen synchronen FIFO-Modus anstelle des synchronen FIFO-Modus (Show-ahead)
  • Setzen Sie den fast leeren Wert auf etwas anderes als 2
  • Aktivieren Sie den Schutz von Unterstromkreisen

Dieses Problem wird ab Version 17.1 der Quartus Prime Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 6 Produkte

Arria® V FPGAs und SoC FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs
Cyclone® V FPGAs und SoC FPGAs
Cyclone® IV FPGAs
Stratix® V FPGAs
Stratix® IV FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.