Artikel-ID: 000074410 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 01.10.2015

Warnung (205007): Der abgeschnittene Stiftname "sstl15i_crio_g50c_r50s1" in der IBIS-Ausgabedatei auf "sstl15i_crio_g50c_r5", um der IBIS-Norm 3.2/4.0/4.1 zu entsprechen

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II Softwareversion 12.0 sehen Sie diese Warnung möglicherweise bei der Generierung von IBIS-Modellen für Stratix® V und Arria® V Geräte. Diese Warnung kann auftreten, wenn die folgenden Bedingungen zutreffen:

    • Das Design enthält bidirektionale Stiftkontakte mit kalibrierter paralleler On-Chip-Beendigung (OCT) aktiviert
    • Sie haben die Option Modellauswahl aktivieren in der Kategorie EDA-Tooleinstellungen:Mainboard-Ebene im Dialogfeld Einstellungen aktiviert

    Aufgrund dieses Problems fügt der EDA Netlist Writer den Namen der generierten IBIS-Modelle auf bidirektionalen Pins die kalibrierte parallele OCT-Benennungskonvention hinzu. Dieser längere Name übersteigt die Zeichenbeschränkung, die in der IBIS-Spezifikation bis Version 4.1 zulässig ist. Darüber hinaus ist das Ausgabemodell beschädigt und besteht die IBIS-Überprüfung nicht. Die Simulationsergebnisse sind nicht korrekt, wenn betroffene Modelle verwendet werden.

    Altera bidirektionale Modelle mit parallelen OCT nicht unterstützt. Betroffene Modelle haben einen der folgenden Namen:

    • crio_g50c
    • ctio_g50c

    Altera unterstützt nur Eingabemodelle mit parallelem OCT. Korrekte Modelle haben einen der folgenden Namen:

    • cin_g50c
    • crin_g50c
    • ctin_g50c
    Lösung

    Um korrekte IBIS-Modelle für Stratix V- und Arria V-Geräte in der Quartus II Softwareversion 12.0 für Designs zu generieren, die parallele OCT auf bidirektionalen Pins verwenden, deaktivieren Sie die Option Modellauswahl aktivieren . Das Deaktivieren dieser Option ermöglicht es dem EDA Netlist Writer, IBIS-Modelle für bidirektionale Pins mit dem korrekten Ausgabepufferverhalten zu generieren.

    Wenn Ihr Design paralleles OCT nur auf bidirektionalen Pins und nicht auf Pins mit nur der Eingabe verwendet, führen Sie einen der folgenden Schritte durch, um das eingabeparallele OCT-Modell zu generieren:

    • Erstellen Sie einen Pin für die Testeingabe in der oberen Designebene. Weisen Sie dem Test-Eingabestift den gewünschten I/O-Standard und die Eingangskündigung zu und kompilieren Sie das Projekt. Da der EDA Netlist Writer nur das Ausgabepuffermodell auf bidirektionalen Pins generiert, ist das Hinzufügen eines reinen Eingabestifts erforderlich, um das eingabeparallele OCT-Modell zu generieren.
    • Alternativ können Sie ein einfaches Testprojekt mit einer pin (nur für Eingabe) erstellen und den gewünschten I/O-Standard und die Eingangs-Beendigung zuweisen, um das parallele OCT-Modell zu generieren.

    Dieses Problem wurde in der Quartus II Softwareversion 12.0sp1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 8 Produkte

    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V E
    เอฟพีจีเอ Arria® V GX
    Arria® V SX SoC-FPGA
    Arria® V ST SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.