Artikel-ID: 000074405 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.03.2014

Warum haben eine kleine Anzahl von GND-Pins in den Pin-out-Dateien von Stratix V-, Arria V- oder Cyclone V-Geräten IO-Bankkennzeichnungen, die anderen nicht?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung GND-Pins mit Bankkennzeichnungen in den Pin-out-Dateien von Stratix® V-, Arria® V- oder Cyclone® V-Geräten werden als Programming Ground Pins definiert. Sie sollten wie alle anderen GND-Pins auf dem Gerät behandelt werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 15 Produkte

เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Stratix® V E
Cyclone® V SE SoC-FPGA
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Stratix® V GT
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.