Kritisches Problem
Beschreibung
Dieses Problem betrifft DDR3-Produkte.
Der HPC II Speichercontroller kann möglicherweise nicht nahtlos funktionieren Back-to-Back sequentielle Lese- oder Schreibtransaktionen in Quartalsrate Designs.
Lösung
Die Problemumgehung für dieses Problem besteht darin, die alt_mem_ddrx_controller.v-Datei zu ändern. wie unten beschrieben.
Öffnen Sie die alt_mem_ddrx_controller.v-Datei in einem Editor und suchen Sie nach die folgenden Zeilen:
localparam CFG_MAX_PENDING_RD_CMD = 16; localparam CFG_MAX_PENDING_WR_CMD = 8;
Ändern Sie in den oben genannten Zeilen 16 zu 32 und 8 zu 16.
Dieses Problem wird in einer zukünftigen Version behoben.