Artikel-ID: 000074373 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.08.2019

Warum ist die Intel® Stratix®10 M20K-Daten beschädigt, wenn der einfache Dual-Port-Modus mit einem ecc-aktivierten ECC-Lese-/Schreib-Taktregister betrieben wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • ECC-geschützte Avalon-ST Einzeltakt-FIFO
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund der falschen Intel® Quartus® Prime Pro Bit-Einstellung im Intel® Stratix®10 M20K Block beim Betrieb mit Lese-/Schreib-Taktfrequenz, ECC-aktivierte ECC-Pipelineregisterkonfiguration im einfachen Dual-Port-Modus; Sie können Datenfehler aus Intel® Stratix®10 M20K-Block beobachten.
    Betroffene Geräte: Alle Intel® Stratix®10 Geräte
    Betroffene Intel® Quartus® Prime Pro Edition Softwareversionen: Vor Version 19.2

     

     

    Lösung

    Das Problem wurde in Intel® Quartus® Prime Pro Edition Software Version 19.2 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.