Artikel-ID: 000074339 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.05.2013

Warum hängt das DDR3 HMC mit mehreren MPFE-Ports in der Simulation mit ModelSim?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Simulation
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    DDR3-Hard-Memory-Controller-Designs (HMC) mit zwei oder mehr aktivierten MPFE-Ports können bei der Simulierung mit ModelSim® 10.1b oder früher eine Sperrbedingung auf dem Avalon Bus erfahren. Dies liegt daran, dass das avl_ready-Signal für jeden MPFE-Port niedrig deklariert und für immer niedrig bleibt, was dazu führt, dass die Simulation aufgehängt wird.

     

     

    Lösung

    Dieses Problem wurde in Intel® Quartus® Prime Edition Software Version 13.0 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 11 Produkte

    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Arria® V GZ
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    Arria® V SX SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT
    Cyclone® V SE SoC-FPGA
    เอฟพีจีเอ Cyclone® V E
    Cyclone® V SX SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.