Artikel-ID: 000074338 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.07.2014

Warum wird eine globale Signalzuweisung an | s0 | rst_controller | alt_rst_sync_uq1 | reset_out von meiner UniPHY-basierten DDR3-Controller-IP ignoriert?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Nachdem das UniPHY-basierte DDR3 IP-pin_assignments.tcl-Skript ausgeführt und das Projekt kompiliert wurde, zeigt der Bericht Quartus II Ignored Assignments( Quartus® II Ignored Assignments) fälschlicherweise eine globale Signalzuweisung zum Reset-Signal |s0|rst_controller|alt_rst_sync_uq1|reset_out an.

 

 

Lösung

Diese ignorierte globale Zuweisung ist auf eine Legacy-Code-Zuweisung zurückzuführen und kann ignoriert werden.

Dieses Problem wird ab Version 14.1 der Quartus® II Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GX

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.