Artikel-ID: 000074317 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 04.10.2019

Ist es möglich, die SEU-Fehler-FIFO-Tiefe zu erhöhen, wenn die Advanced SEU Detection Intel® FPGA IP für Intel® Stratix® 10 FPGA im Off-Chip Lookup Sensitivity Processing-Modus implementiert wird?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Erweiterte SEU-Erkennung Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Ja, bei der Instanziierung der advanced SEU Detection Intel® FPGA IP für Intel® Stratix® 10 FPGA können Sie den FIFO-Tiefenparameter Single Event Upset (SEU) error verwenden, um die Größe des internen FIFO zu ändern.

Lösung

Der Wert für diesen Parameter tritt in den beiden Implementierungsmodi in Kraft, die von der IP unterstützt werden: On-Chip Lookup Sensitivity Processing und Off-Chip Lookup Sensitivity Processing. Informationen dazu wurden im Intel® Stratix® 10 SEU Mitigation User Guide ab Version 19.3 hinzugefügt.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.