Artikel-ID: 000074282 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum werden FIFO-Vollstatus-Bits in 10GBASE-R IP-Kernen ausgetauscht?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    In der 10GBASE-R PHY IP-Core Version 10.1 und früher werden die TX_FIFO_FULL- und RX_FIFO_FULL-Status-Bits ausgetauscht.

    Betroffene Konfigurationen

    Dieses Problem betrifft Stratix® IV- und Stratix V-Implementierungen der 10GBASE-R-PHY.

    Lösungsstatus

    Dieses Problem wurde in der 10GBASE-R PHY IP-Core Version 11.0 behoben.

    Lösung

    Die Problemumgehung besteht darin, zu beachten, dass RX_FIFO_FULL für 10.1 und frühere Version tatsächlich als Bit 3 der Adress-0x82 gespeichert ist und TX_FIFO_FULL als Bit 4 der Adresse 0x82 gespeichert ist.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.