Bei der Erzeugung einer Ausgabe-Taktfrequenz mit C-Zählern von mehr als 512 wird ein Post-Scale-Zähler-Kaskadierung implementiert. Wenn Sie ein MIF/HEX aus der ALTPLL-Intel® FPGA IP generieren, bei der der C-Zähler 512 übersteigt, wird ein kaskadierter C-Zähler nicht unterstützt. Nach der Neukonfiguration sehen Sie möglicherweise, dass die Ausgabetaktfrequenz falsch ist.
Aktivieren Sie Die Eingabe der Ausgabetaktparameter im ALTPLL-Intel® FPGA IP und passen Sie die Ausgabe-Taktparameter manuell an. Stellen Sie sicher, dass der C-Zähler den Wert 512 nicht übersteigt und die interne Einstellung vor der Generierung der MIF/HEX-Datei wie in Abbildung 1 nicht nach der Skalierungs-Zähler-Kaskade spritzt.
Abbildung 1.
Alternativ können kaskadierende PLLs im normalen oder direkten Modus über das Global-Clock-Netzwerk (GCLK) verwendet werden, um die gewünschte Ausgabe-Taktfrequenz zu erreichen.